GeekRadar / Il banco di confronto

CONFRONTA.

CPU

TI TMS99110AJDL

Processore

Core CPU: 1^*

Non sono ancora disponibili benchmark associati a questa scheda.

Elaborazione e piattaforma

Core CPU: 1^*

Configurazione di sistema

Specifiche dettagliate

Specifiche · 35 campi

Bus indirizzi dichiarato

16^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Architettura dichiarata

16^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Tipo di componente

CPU^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Designazione di clone

no^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Progetto del core

TMS99110^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Core del processore dichiarati

1^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Progettista del core

TI^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Bus dati esterno dichiarato

16^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Famiglia

TMS99000^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Unità in virgola mobile dichiarata

Single-precision instructions are emulated by Macrostore feature^*

Ambito e condizioni

Implementazione FPU: Ambito integrato o esterno non specificato^*
Package: Side-brazed CDIP-40^*

Clock esterno dichiarato

24^* MHz

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Frequenza massima o tipica dichiarata

6^* MHz

Ambito e condizioni

Tipo di frequenza: Massima o tipica; ruolo base o boost non specificato^*
Package: Side-brazed CDIP-40^*

Prezzo iniziale dichiarato

Importo: 99^*
Valuta: USD^*

Ambito e condizioni

Ambito del prezzo: Prezzo iniziale; mercato non specificato^*
Package: Side-brazed CDIP-40^*

Architettura del set di istruzioni

TMS9900^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Cache L1 dati dichiarata

No^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Cache L1 istruzioni dichiarata

No^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Cache L1 unificata dichiarata

No^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Cache L2 dichiarata

No^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Cache L3 dichiarata

No^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Produttore

TI^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Periferiche integrate

Clock generator^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Package

Side-brazed CDIP-40^*

Codice del componente

TMS99110AJDL^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Potenza tipica dichiarata

0,63^* W

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Tecnologia produttiva

N-channel silicon-gate SMOS technology^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

RAM integrata dichiarata

32^* B

Ambito e condizioni

Condizione: Marcostore memory^*
Package: Side-brazed CDIP-40^*

RAM massima dichiarata

64^* KiB

Ambito e condizioni

Condizione: data, 64KiB instruction^*
Package: Side-brazed CDIP-40^*

Data di uscita dichiarata

Dec-81^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

ROM integrata dichiarata

1^* KiB

Ambito e condizioni

Condizione: Macrostore memory^*
Package: Side-brazed CDIP-40^*

Socket o formato del package

DIP-40^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Classe di temperatura

Commercial^*

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Intervallo di temperatura dichiarato

0^* – 70^* °C

Ambito e condizioni

Riferimento della temperatura: Non specificato^*
Package: Side-brazed CDIP-40^*

Intervallo di alimentazione del core

5^* V

Ambito e condizioni

Condizione: +/- 5%^*
Package: Side-brazed CDIP-40^*

Alimentazione tipica del core

5^* V

Ambito e condizioni

Package: Side-brazed CDIP-40^*

Alimentazione I/O

5^* V

Ambito e condizioni

Package: Side-brazed CDIP-40^*

* Dati provvisori