GeekRadar / Il banco di confronto
CONFRONTA.
CPUMIPS R5000
Processore
- Core CPU
- 1*
Non sono ancora disponibili benchmark associati a questa scheda.
Elaborazione e piattaforma
- Core CPU
- 1*
- Thread hardware per core
- 1*
Configurazione di sistema
Specifiche dettagliate
Specifiche · 64 campi
- ifu Microarchitettura CPU
- 1*
- metal layers Processo produttivo
- 3*
- lsfu Microarchitettura CPU
- 1*
- metal Processo produttivo
- aluminum*
- fpfu Microarchitettura CPU
- 1*
- date
- 1996-01-01*
- date
- 1996-01-01*
- date
- 1996-01-01*
- date
- 1996-01-01*
- tfu Microarchitettura CPU
- 3*
- vdd nom Processo produttivo
- 3,3*
- clock
- 180*
- clock
- 250*
- clock
- 150*
- clock
- 200*
- max inst decoded Microarchitettura CPU
- 2*
- hw nthreadspercore
- 1*
- hw nthreadspercore
- 1*
- hw nthreadspercore
- 1*
- hw nthreadspercore
- 1*
- iwindow Microarchitettura CPU
- 2*
- hw ncores
- 1*
- hw ncores
- 1*
- hw ncores
- 1*
- hw ncores
- 1*
- bus width
- 64*
- bus width
- 64*
- bus width
- 64*
- bus width
- 64*
- arch int reg Microarchitettura CPU
- 32*
- transistors
- 3,6*
- transistors
- 3,6*
- transistors
- 3,6*
- transistors
- 3,6*
- arch fp reg Microarchitettura CPU
- 32*
- die size
- 84*
- die size
- 84*
- die size
- 84*
- die size
- 84*
- total arch reg Microarchitettura CPU
- 64*
- vdd low
- 3,3*
- vdd low
- 3,3*
- vdd low
- 3,3*
- vdd low
- 3,3*
- vdd high
- 3,3*
- vdd high
- 3,3*
- vdd high
- 3,3*
- vdd high
- 3,3*
- out of order Microarchitettura CPU
- f*
- integrated mc Microarchitettura CPU
- f*
- l1i Configurazione cache CPU
- 32*
- l1i Configurazione cache CPU
- 32*
- name Microarchitettura CPU
- R5000*
- name Famiglia del processore
- R5000*
- l1d Configurazione cache CPU
- 32*
- l1d Configurazione cache CPU
- 32*
- l2 shared Configurazione cache CPU
- 2.048*
- l2 shared Configurazione cache CPU
- 512*
- year Processo produttivo
- 1996*
- technology Processo produttivo
- CMOS*
- feature size Processo produttivo
- 0,35*
- int pipestages Microarchitettura CPU
- 5*
- channel length Processo produttivo
- 0,35*
- max uop issued per cycle Microarchitettura CPU
- 2*
0 selezionati Confronta 0
* Dati provvisori