IBM Power6

Processore

Core CPU: 2^*

Non sono ancora disponibili benchmark associati a questa scheda.

Elaborazione e piattaforma

Core CPU: 2^*
Thread hardware per core: 2^*

Configurazione di sistema

Specifiche dettagliate

Specifiche · 76 campi

ifu Microarchitettura CPU: 2^*
metal layers Processo produttivo: 10^*
lsfu Microarchitettura CPU: 2^*
fpfu Microarchitettura CPU: 2^*
date: 2007-05-01^*
date: 2007-05-01^*
date: 2007-05-01^*
date: 2007-05-01^*
date: 2007-05-01^*
tfu Microarchitettura CPU: 8^*
vdd nom Processo produttivo: 0,8^*
clock: 5.000^*
clock: 4.200^*
clock: 3.500^*
clock: 4.700^*
clock: 3.800^*
max inst decoded Microarchitettura CPU: 8^*
hw nthreadspercore: 2^*
hw nthreadspercore: 2^*
hw nthreadspercore: 2^*
hw nthreadspercore: 2^*
hw nthreadspercore: 2^*
iwindow Microarchitettura CPU: 48^*
hw ncores: 2^*
hw ncores: 2^*
hw ncores: 2^*
hw ncores: 2^*
hw ncores: 2^*
tdp: 160^*
tdp: 160^*
tdp: 160^*
tdp: 160^*
tdp: 160^*
bus width: 64^*
bus width: 64^*
bus width: 64^*
bus width: 64^*
bus width: 64^*
transistors: 790^*
transistors: 790^*
transistors: 790^*
transistors: 790^*
transistors: 790^*
die size: 341^*
die size: 341^*
die size: 341^*
die size: 341^*
die size: 341^*
vdd low: 0,8^*
vdd low: 0,8^*
vdd low: 0,8^*
vdd low: 0,8^*
vdd low: 0,8^*
vdd high: 1,2^*
vdd high: 1,2^*
vdd high: 1,2^*
vdd high: 1,2^*
vdd high: 1,2^*
out of order Microarchitettura CPU: f^*
fanout Osservazione del ritardo delle porte del processo: 4^*
l1i Configurazione cache CPU: 64^*
name Famiglia del processore: Power6^*
name Microarchitettura CPU: Power6^*
delay Osservazione del ritardo delle porte del processo: 12,6^*
l1d Configurazione cache CPU: 64^*
l2 shared Configurazione cache CPU: 4.096^*
vdd Osservazione del ritardo delle porte del processo: 1,35^*
gate type Osservazione del ritardo delle porte del processo: inv^*
l2 shared ncores Configurazione cache CPU: 1^*
year Processo produttivo: 2006^*
fp pipestages Microarchitettura CPU: 19^*
technology Processo produttivo: CMOS^*
feature size Processo produttivo: 0,065^*
int pipestages Microarchitettura CPU: 14^*
channel length Processo produttivo: 0,035^*
max uop issued per cycle Microarchitettura CPU: 5^*

* Dati provvisori